500万彩票导航网

个字节需要128uS。我们的预算为每个数据包160uS,这就剩下32uS(160-128)用于SPI管理。这32uS的预算要平均分配给128个字节,因为系统每一个uS都要载入一个新数据字节。32uS除以128即可得到SPI管理每数据字节传输有250nS的时间。就上例而言,DMA将MCU/SoC速率需求降低了160MHz,而将CPU处理能力需求降低了200MHz。如果我们假定一次周期相当于MIPS,那么本应用的DMA就相当于一个200MIPS处理器。DMA实现的高效MIPS在很大程度上取决于吞吐量需求。我们再举一个本应用的极端例子。假定每个数据包没有时间限制,那么DMA每字节节约的CPU周期数达50个,那么就128个字节而言,周期数节约可达6400个。如果MCU需要在16MHz的情况下支持8MHz SPI,且128个字节的数据包每秒只传输一次,那么不支持DMA的MCU/SoC运行速率就需达到每秒16,006,400条指令,性能水平和支持DMA的MCU每秒160万条指令相当。因此,就这一特殊的使用案例而言,DMA的影响可以忽略不计。协处理器对MIPS的影响MCU/SoC带协处理器的情况并不深圳10.4寸触摸安卓工业平板电脑厂家少见。协处理器能并行处理某些高计算强度任务,将CPU解放出来并提高处理器的MIPS效率。我们不妨设想一下这样一款应用,其输入音频数据进入后由ADC采样,采样频率为44.1Ksps。假设我们希望抑制50或60HZ的直线频率。为此,我们需要使用数字带阻过滤器。采样速率:44.1Ksps,采样间隔22.7uSFIR过滤器抽头数:128为了简化说明,我们不考虑过滤器的输出级。就上例而言,协处理器将CPU速率要求降低了44.1 MIPS。请注意,该示例采用了简单的FIR过滤器。如果需要更复杂的过滤器,那么MIPS要求可能会高得多(数百MIPS)。可编程数字器件对MIPS的影响一些MCU/SoC器件的可编程数字逻辑为CPLD或FPGA逻辑形式,这使开发人员能用硬件实施CPU功能,而CPU功能传统上是用软件实施的。下面我们来看看可编程数字逻辑对MIPS有什么影响。我们假设三相无电刷DC(BLDC)电动机的转速为30,000rpm。电动机的转动要求脉冲时序。出于简化目的,我们还假定用霍尔感应器来探测电动机转子的位置。三个这样的霍尔感应器用来实现上述目的。每转60度,霍尔感应器输出之一就会发生变化。如果

【 浏览次数:349 】【 发布时间:2018-01-15】

推荐阅读

亿信彩票平台 小米彩票开奖 幸运时时彩 优优彩票官网 幸运时时彩 幸运时时彩开奖结果 亿信彩票官网 幸运时时彩官网 500彩票网 亿信彩票娱乐